Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/005825

International filing date: 29 March 2005 (29.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-140568

Filing date: 11 May 2004 (11.05.2004)

Date of receipt at the International Bureau: 20 May 2005 (20.05.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application: 2004年 5月11日

出 願 番 号

Application Number: 特願 2 0 0 4 - 1 4 0 5 6 8

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is JP2004-140568

出 願 人

ローム株式会社

Applicant(s):

2005年 4月27日

特許庁長官 Commissioner, Japan Patent Office)· ")



【書類名】特許願【整理番号】PR300522【提出日】平成16年 5月11日【あて先】特許庁長官 殿

【発明者】

【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内

【氏名】 山本 精一

【特許出願人】

【国際特許分類】

【識別番号】 000116024

【氏名又は名称】 ローム株式会社

H03K 7/08

【代理人】

【識別番号】 100085501

【弁理士】

【氏名又は名称】 佐野 静夫

【手数料の表示】

【予納台帳番号】 024969 【納付金額】 16,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0113515

【書類名】特許請求の範囲

【請求項1】

負荷駆動用電界効果トランジスタと、

PWM電圧に基づく電圧のスルーレートを下げ、そのスルーレートを下げた電圧を前記 負荷駆動用電界効果トランジスタのゲートに供給するスルーレート制御手段と、

前記負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、前記負荷駆動用電界効果トランジスタの出力電圧が略反転して前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になったことを検知すると、前記スルーレート制御手段の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるゲート電圧制御部と、

を備えることを特徴とするPWM駆動回路。

【請求項2】

前記ゲート電圧制御部が、前記PWM電圧と前記負荷駆動用電界効果トランジスタの出力電圧を検知し、前記PWM電圧の値が前記負荷駆動用電界効果トランジスタをオンにするためのレベルであり且つ前記負荷駆動用電界効果トランジスタの出力電圧の値が前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一である場合にのみ、前記スルーレート制御手段の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げまたは引き下げる請求項1に記載のPWM駆動回路。

【請求項3】

モータのロータ位置に応じたPWM電圧を生成するPWM電圧発生回路と、前記PWM電圧発生回路から出力されるPWM電圧に基づいて前記モータを駆動するPWM駆動回路とを備えたモータ駆動回路において、

前記PWM駆動回路が請求項1または請求項2に記載のPWM駆動回路であることを特徴とするモータ駆動回路。

【請求項4】

請求項 1 または請求項 2 に記載の P W M 駆動回路を備えることを特徴とする D C - D -

【書類名】明細書

【発明の名称】PWM駆動回路

【技術分野】

 $[0\ 0\ 0\ 1\]$

本発明は、PWM駆動回路に関し、特にスイッチングノイズを低減することができるPWM駆動回路に関する。

【背景技術】

[0002]

PWM駆動回路では、スイッチングノイズを低減するためにスルーレートコントロールが行われることが一般的である(例えば、特許文献1の段落0007参照)。スルーレートコントロールとは、負荷駆動用パワーMOSトランジスタのゲート電圧の立ち上げ或いは立ち下げをゆるやかにすることにより、スイッチングノイズの低減を図るものである。

[0003]

ここで、スルーレートコントロールが行われる従来のPWM駆動回路の一構成例を図5に示す。図5のPWM駆動回路は、Pチャネル型MOSトランジスタ(以下、PMOSトランジスタという)Q1、Q3及びQ5と、Nチャネル型MOSトランジスタ(以下、NMOSトランジスタという)Q2、Q4及びQ6と、抵抗R1及びR2と、出力端子3とを備えている。

 $[0\ 0\ 0\ 4\]$

PMOSトランジスタQ1及びNMOSトランジスタQ2から成るインバータ回路1の出力端が抵抗R1を介してPMOSトランジスタQ5のゲートに接続され、PMOSトランジスタQ3及びNMOSトランジスタQ4から成るインバータ回路2の出力端が抵抗R2を介してNMOSトランジスタQ6のゲートに接続される。また、PMOSトランジスタQ5のソースに定電圧 V_{CC} が印加され、NMOSトランジスタQ6のソースが接地される。さらに、PMOSトランジスタQ5のドレインとNMOSトランジスタQ6のドレインが出力端子3に共通接続される。

[0005]

インバータ回路 1 は入力した P WM電圧 V_{PWM} を反転して出力する。インバータ回路 1 の出力は抵抗 R 1 及び P M O S トランジスタQ 5 の容量(ゲートーソース間容量やゲートーバックゲート間容量等)から成る C R 回路を経由して P M O S トランジスタQ 5 のゲートに供給されるため、P M O S トランジスタQ 5 のゲート電圧の立ち上がり或いは立ち下がりがゆるやかになる。

 $[0\ 0\ 0\ 6]$

[0007]

このように負荷駆動用パワーMOSトランジスタであるPMOSトランジスタQ5及びNMOSトランジスタQ6のゲート電圧の立ち上げ或いは立ち下げがゆるやかであるため、スイッチングノイズを低減することができる。

[0008]

[0009]

続いて、スルーレートコントロールが行われる従来のPWM駆動回路の他の構成例を図

6に示す。なお、図6において図5と同一の部分には同一の符号を付し詳細な説明を省略 する。

[0010]

図6のPWM駆動回路は、図5のPWM駆動回路から抵抗R1を取り除き、その代わりに抵抗R3及びR4の直列回路をPMOSトランジスタQ1のドレインとNMOSトランジスタQ2のドレインとの間に設け、抵抗R3と抵抗R4の接続ノードにPMOSトランジスタQ5のゲートを接続し、さらに抵抗R2を取り除き、その代わりに抵抗R5及びR6の直列回路をPMOSトランジスタQ3のドレインとNMOSトランジスタQ4のドレインとの間に設け、抵抗R5と抵抗R6の接続ノードにNMOSトランジスタQ6のゲートを接続した構成である。

 $[0\ 0\ 1\ 1]$

図6のPWM駆動回路は、抵抗R3或いは抵抗R4とPMOSトランジスタQ5の容量(ゲートーソース間容量やゲートーバックゲート間容量等)とから成るCR回路によって負荷駆動用パワーMOSトランジスタであるPMOSトランジスタQ5のゲート電圧の立ち上げ或いは立ち下げがゆるやかになり、抵抗R5或いは抵抗R6とNMOSトランジスタQ6の容量(ゲートーソース間容量やゲートーバックゲート間容量等)とから成るCR回路によって負荷駆動用パワーMOSトランジスタであるNMOSトランジスタQ6のゲート電圧の立ち上げ或いは立ち下げがゆるやかになるので、図5のPWM駆動回路と同様にスイッチングノイズを低減することができる。

【特許文献1】特開2001-204187号公報

【発明の開示】

【発明が解決しようとする課題】

 $[0\ 0\ 1\ 2]$

ここで、図5や図6に示す従来のPWM駆動回路においてPWM電圧 V_{PWM} がHighレベルからLowレベルに切り替わるときのPWM電圧 V_{PWM} 、PMOSトランジスタQ5のゲート電圧 V_{CP} 、NMOSトランジスタQ6のゲート電圧 V_{CN} 及び出力電圧 V_{OUT} のタイムチャートを図7(a)に示す。なお、PMOSトランジスタQ5のゲート電圧 V_{CP} 、NMOSトランジスタQ6のゲート電圧 V_{CN} 、及び出力電圧 V_{OUT} については、出力端子3から負荷へ電流が流出する場合(電流ソース時)と出力端子3へ電流が流入する場合(電流シンク時)のそれぞれの波形を示している。

 $[0\ 0\ 1\ 3]$

PWM電圧 V_{PWM} が H_i ghレベルから L_o wレベルに反転した時点(t_i 1)からNMOSトランジスタQ6のゲート電圧 V_{CN} は C_i R回路の時定数にしたがってゆるやかに上昇する。そして、NMOSトランジスタQ6のゲート電圧 V_{CN} が閾値 V_{THN} に達した時点(t_i 2)で、NMOSトランジスタQ6はオフからオンに切り替わる。

 $[0\ 0\ 1\ 4\]$

NMOSトランジスタQ6がオフからオンに切り替わった後も、NMOSトランジスタQ6のゲート電圧 V_{CN} は所定値($\leftrightarrows V_{CC}$)に達する時点(t3)までCR回路の時定数にしたがってゆるやかに上昇し続ける。このため、t2時点からt3時点までの期間NMOSトランジスタQ6は十分に低いオン抵抗を得ることができなかった。

 $[0\ 0\ 1\ 5]$

また、PWM電圧 V_{PWM} がLowレベルからHighレベルに切り替わるときは、PMOSトランジスタQ5が十分に低いオン抵抗を得ることができない期間がある(図7(b)参照)。

 $[0\ 0\ 1\ 6]$

図5や図6に示す従来のPWM駆動回路は、スルーレートコントロールによりスイッチングノイズが低減するものの、負荷駆動用パワーMOSトランジスタがオフからオンに切り替わってからゲート電圧が完全に反転するまでの期間十分に低いオン抵抗を得ることができないためにスイッチング損失が増大するという問題があった。かかる問題は、PWM駆動回路の出力がインダクタンス成分を含む負荷に供給される場合に特に顕著であった。

$[0\ 0\ 1\ 7]$

なお、特許文献1では、モータをPWM制御して駆動させる駆動制御装置において、共振回路と逆流防止ダイオードを設けることで、スイッチングノイズ及びスイッチング損失の低減を図っている。しかしながら、このような構成では、共振回路のコイルが装置の小型化を妨げる等の問題が新たに発生することになる。

[0018]

本発明は、上記の問題点に鑑み、スイッチングノイズ及びスイッチング損失が小さいPWM駆動回路を提供することを目的とする。

【課題を解決するための手段】

[0019]

上記目的を達成するために本発明に係るPWM駆動回路は、負荷駆動用電界効果トランジスタと、PWM電圧に基づく電圧のスルーレートを下げ、そのスルーレートを下げた電圧を前記負荷駆動用電界効果トランジスタのゲートに供給するスルーレート制御手段と、前記負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、前記負荷駆動用電界効果トランジスタの出力電圧が略反転して前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になったことを検知すると、前記スルーレート制御手段の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるゲート電圧制御部と、を備える。

[0020]

このような構成によると、負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、負荷駆動用電界効果トランジスタの出力電圧が略反転して負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になると、負荷駆動用電界効果トランジスタが速やかに変動するので、負荷駆動用電界効果トランジスタがオフからオンに切り替わってからゲート電圧が完全に反転するまでの期間を短くすることができる。これにより、負荷駆動用電界効果トランジスタのオン抵抗が大きい期間が短くなり、スイッチング損失を低減することができる。また、PWM電圧の反転により負荷駆動用電界効果トランジスタがオンからオフに切り替わる際に、負荷駆動用電界効果トランジスタのゲート電圧がスルーレート制御手段の特性にしたがって従来と同様にゆるやかに変化するので、スイッチングノイズを低減することができる。

$[0\ 0\ 2\ 1\]$

また、前記ゲート電圧制御部が、前記PWM電圧と前記負荷駆動用電界効果トランジスタの出力電圧を検知し、前記PWM電圧の値が前記負荷駆動用電界効果トランジスタをオンにするためのレベルであり且つ前記負荷駆動用電界効果トランジスタの出力電圧の値が前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一である場合にのみ、前記スルーレート制御手段の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるようにしてもよい。

[0022]

このような構成によると、ゲート電圧制御部が不要にスルーレート制御手段の動作を停止させ負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げることを防止できるので、負荷駆動用電界効果トランジスタのオン/オフ切替がPWM電圧に応じて正確に行われる。

[0023]

また、本発明に係るPWM駆動回路は、モータ駆動回路やDC-DCコンバータ等に適用することができる。

【発明の効果】

$[0\ 0\ 2\ 4\]$

本発明によると、スイッチングノイズ及びスイッチング損失が小さいPWM駆動回路を 実現することができる。

【発明を実施するための最良の形態】

[0025]

本発明の一実施形態について図面を参照して以下に説明する。本発明に係るPWM駆動回路の一構成例を図1に示す。なお、図1において図6と同一の部分には同一の符号を付し、詳細な説明を省略する。

[0026]

図 1 に示す本発明に係る P W M 駆動回路は、図 6 の P W M 駆動回路にゲート電圧制御部4及び 5 を新たに設けた構成である。ゲート電圧制御部4は、出力電圧 V_{OUT} 及び P W M 電圧 V_{PWM} を検知し、出力電圧 V_{OUT} が所定値($\stackrel{.}{=}$ V_{CC})まで増加しておおむね反転し且つ P W M 電圧 V_{PWM} が H i g h L ベルであれば、P M O S L ランジスタ Q 5 のゲート電圧を速やかに減少させて、P M O S L ランジスタ L 5 のゲート電圧が完全に反転する迄の時間を短くする。

[0027]

また、ゲート電圧制御部5は、出力電圧 V_{OUT} 及びPWM電圧 V_{PWM} を検知し、出力電圧 V_{OUT} が所定値(= 零)まで減少しておおむね反転し且つPWM電圧 V_{PWM} がLowレベルであれば、NMOSトランジスタQ6のゲート電位を引き上げることによりNMOSトランジスタQ6のゲート電圧を速やかに増加させて、NMOSトランジスタQ6のゲート電圧が完全に反転する迄の時間を短くする。

[0028]

図1に示す本発明に係るPWM駆動回路は、上記動作を行うゲート電圧制御部4及び5を備えるので、負荷駆動用パワーMOSトランジスタであるPMOSトランジスタQ5やNMOSトランジスタQ6がオフからオンに切り替わってからゲート電圧が完全に反転するまでの期間を短くすることができる。これにより、負荷駆動用パワーMOSトランジスタのオン抵抗が大きい期間が短くなり、スイッチング損失を低減することができる。また、PWM電圧VPWMの反転により負荷駆動用パワーMOSトランジスタがオンからオフに切り替わる際に、出力電圧V0UTがおおむね反転するまでは負荷駆動用パワーMOSトランジスタのゲート電圧がCR回路の時定数にしたがって従来と同様にゆるやかに変化するので、スイッチングノイズを低減することができる。

[0029]

なお、ゲート電圧制御回路 4 が出力電圧 V_{0UT} のみを検知し、出力電圧 V_{0UT} が所定値($=V_{CC}$)まで増加しておおむね反転すれば、PMOSトランジスタQ 5 のゲート電位を引き下げ、ゲート電圧制御回路 5 が出力電圧 V_{0UT} のみを検知し、出力電圧 V_{0UT} が所定値(=零)まで減少しておおむね反転すれば、PMOSトランジスタQ 6 のゲート電位を引き上げるようにすることも可能であるが、不要に負荷駆動用バワーMOSトランジスタのゲート電位を引きましい。また、図1のPWM駆動回路から抵抗R 3 及びR 4 を取り除き、その代わりに一端がPMOSトランジスタQ 1 ENMOSトランジスタQ 2 の接続ノードに接続され他端がPMOSトランジスタQ 5 のゲートとゲート電圧制御部 4 の接続ノードに接続される抵抗を設け、さらに抵抗R 5 及びR 6 を取り除き、その代わりに一端がPMOSトランジスタQ 4 の接続ノードに接続され他端がPMOSトランジスタQ 4 の接続ノードに接続される抵抗を設ける構成としても、図 1 の PWM 駆動回路と同様に、スイッチングノイズ及びスイッチング損失を低減することができる。

[0030]

続いて、図1のPWM駆動回路の一回路構成例を図2に示す。なお、図2において図1と同一の部分には同一の符号を付し、詳細な説明を省略する。

$[0\ 0\ 3\ 1]$

図2のPWM駆動回路は、ANDゲート6及びNMOSトランジスタQ7によってゲート制御部4を構成し、ORゲート7及びPMOSトランジスタQ8によってゲート制御部5を構成している。

[0032]

NMOSトランジスタQ7のドレインがPMOSトランジスタQ5のゲートに接続され、NMOSトランジスタQ7のソースが接地される。そして、ANDゲート6が、出力電圧 $V_{0|||||}$ とPWM電圧 V_{pWM} の論理積をNMOSトランジスタQ7のゲートに供給する。

[0033]

また、PMOSトランジスタQ8のドレインがNMOSトランジスタQ6のゲートに接続され、PMOSトランジスタQ8のソースに定電圧 V_{CC} が印加される。そして、OR ゲート 7 が、出力電圧 V_{OUT} とPWM電圧 V_{PWM} の論理和をPMOSトランジスタQ8のゲートに供給する。

[0034]

ここで、図2のPWM駆動回路においてPWM電圧 V_{PWM} がHighレベルからLowレベルに切り替わるときのPWM電圧 V_{PWM} 、PMOSトランジスタQ5のゲート電圧 V_{C} P、NMOSトランジスタQ6のゲート電圧 V_{C} P、NMOSトランジスタQ6のゲート電圧 V_{C} P、NMOSトランジスタQ5のゲート電圧 V_{C} P、NMOSトランジスタQ5のゲート電圧 V_{C} P、NMOSトランジスタQ6のゲート電圧 V_{C} P、NMOSトランジスタQ6のゲート電圧 V_{C} P、及び出力電圧 V_{C} P、DYCONTOLIC には、出力端子3から負荷へ電流が流出する場合(電流ソース時)と出力端子3へ電流が流入する場合(電流シンク時)のそれぞれの波形を示している。

[0035]

PWM電圧 V_{PWM} が H_i g h レベルから L_o w レベルに反転した時点(t_i 1)から N M O S トランジスタQ 6 のゲート電圧 V_{CN} は C R 回路の時定数にしたがってゆるやかに上昇する。そして、N M O S トランジスタQ 6 のゲート電圧 V_{CN} が閾値 V_{THN} に達した時点(t_i 2 または t_i 2)で、N M O S トランジスタQ 6 はオフからオンに切り替わる。

[0036]

NMOSトランジスタQ6がオフからオンに切り替わった後も、出力電圧 V_{OUT} が所定値 V_{\parallel} (=Lowレベル)になり且つPWM電圧 V_{PWM} がLowレベルになる時点(t4またはt4')まで、NMOSトランジスタQ6のゲート電圧 V_{GN} はCR回路の時定数にしたがってゆるやかに上昇し続ける。t4またはt4'時点においてORゲート7の出力がHighレベルからLowレベルに切り替わり、PMOSトランジスタQ8がオフからオンに切り替わる。したがって、t4またはt4'時点以後、NMOSトランジスタQ6のゲート電圧 V_{GN} は所定値($=V_{GC}$)に達する時点(t5またはt5')まで速やかに増大する。このため、図2に示す本発明に係るPWM駆動回路においてNMOSトランジスタQ6が十分に低いオン抵抗を得られない期間(t2~t5またはt2'~T5')は、図5や図6に示す従来のPWM駆動回路においてNMOSトランジスタQ6が十分に低いオン抵抗を得られない期間(図7のt2~t3)よりも短くなる。

[0037]

また、ANDゲート6及びNMOSトランジスタQ7から成るゲート制御部4を設けているので、PMOSトランジスタQ5が十分に低いオン抵抗を得られない期間も従来より短くなる(図3(b)参照)。

[0038]

これにより、スルーレートを従来と同程度またはより小さくしてスイッチングノイズの 低減を図るとともに、スイッチング損失の低減を図ることができる。

[0039]

尚、上記所定値 V_1 の設定は、ANDゲート 6 内部のMOSトランジスタのゲート幅/ゲート長を調整することによって行うことができる。また、OR ゲート 7 についても OR ゲート 7 内部のMOSトランジスタのゲート幅/ゲート長を調整することによって同様の設定(図 3 (b) 中の所定値 V_2 の設定)を行うことができる。

[0040]

上述した本発明に係るPWM駆動回路は、例えばDC-DCコンバータやモータ駆動回路等に適用することができる。

$[0\ 0\ 4\ 1]$

本発明に係るPWM駆動回路の出力端子に平滑コンデンサを接続することによって、スイッチングノイズ及びスイッチング損失が小さいDC-DCコンバータを実現することができる。

[0042]

続いて、本発明に係るPWM駆動回路をモータ駆動回路に適用した場合について説明する。本発明に係るPWM駆動回路を備えたモータ駆動回路の一構成例を図4に示す。モータ駆動回路8は、U相用PWM駆動回路9と、V相用PWM駆動回路10と、W相用PWM駆動回路11と、PWM電圧発生回路12とを備えている。ここで、U相用PWM駆動回路9、V相用PWM駆動回路10及びW相用PWM駆動回路11は、図2のPWM駆動回路と同一構成である。

[0043]

U相用PWM駆動回路9の出力端子が三相ブラシレスモータ13のU相ステータコイルに接続され、V相用PWM駆動回路10の出力端子が三相ブラシレスモータ13のV相ステータコイルに接続され、W相用PWM駆動回路11の出力端子が三相ブラシレスモータ13のW相ステータコイルに接続される。PWM駆動回路12は三相ブラシレスモータ13の各相モータ電圧を入力し、その各相モータ電圧に基づいて各相PWM電圧を生成し、U相用PWM電圧をU相用PWM駆動回路9に出力し、V相用PWM電圧をV相用PWM駆動回路10に出力し、W相用PWM電圧をW相用PWM駆動回路11に出力する。

[0044]

このような構成により、スイッチングノイズ及びスイッチング損失が小さいモータ駆動回路を実現することができる。なお、図4のモータ駆動回路が備えるPWM駆動回路12は各相モータ電圧に基づいて各相PWM電圧を生成したが、ロータ位置検出センサを有する三相ブラシレスモータに接続される場合は、PWM駆動回路12に代えて、ロータ位置検出センサの出力信号を入力し、そのロータ位置検出センサの出力信号に基づいて各相PWM電圧を生成するPWM駆動回路を設けるようにするとよい。

【図面の簡単な説明】

[0045]


- 【図1】は、本発明に係るPWM駆動回路の一構成例を示す図である。
- 【図2】は、図1のPWM駆動回路の一回路構成例を示す図である。
- 【図3】は、図2に示すPWM駆動回路の各部電圧のタイムチャートである。
- 【図4】は、本発明に係るモータ駆動回路の一構成例を示すブロック図である。
- 【図5】は、従来のPWM駆動回路の一構成例を示す図である。
- 【図6】は、従来のPWM駆動回路の他の構成例を示す図である。
- 【図7】は、図5や図6に示すPWM駆動回路の各部電圧のタイムチャートである。


【符号の説明】

 $[0\ 0\ 4\ 6]$


- 1、2 インバータ回路
- 3 出力端子
- 4、5 ゲート電圧制御部
- 6 A N D ゲート
- 7 ORゲート
- 8 モータ駆動回路
- 9 U相用PWM駆動回路
- 10 V相用PWM駆動回路
- 1 1 W相用PWM駆動回路
- 1 2 PWM電圧発生回路
- 13 三相ブラシレスモータ
- Q1、Q3、Q5、Q8 PMOSトランジスタ
- Q2、Q4、Q6、Q7 NMOSトランジスタ
- $R1 \sim R6$ 抵抗


【書類名】図面【図1】







(a) (b)






【図5】





(a) (b)



【書類名】要約書

【要約】

【課題】 スイッチングノイズ及びスイッチング損失が小さいPWM駆動回路を提供する。

【解決手段】 負荷駆動用パワーMOSトランジスタQ5(Q6)と、抵抗R3(R5)またはR4(R6)とMOSトランジスタQ5(Q6)の容量とから成り、PWM電圧に基づく電圧のスルーレートを下げてMOSトランジスタQ5(Q6)のゲートに供給するCR回路と、MOSトランジスタQ5(Q6)のゲート電圧が変動するゲート電圧過渡期間において、MOSトランジスタQ5(Q6)のオフからオンへの切り替わりが完了したことを検知すると、前記CR回路の動作を停止させMOSトランジスタQ5(Q6)のゲート電位を所定値に引き下げる(引き上げる)ゲート電圧制御部4(5)と、を備えるPWM駆動回路。

【選択図】 図1

出願人履歴

0000116002419900822

京都府京都市右京区西院溝崎町21番地ローム株式会社